# AIのための Ethernet技術動向 (SerDes) — 400 Gb/s／レーンに向けた物理層の課題と考察 Navigation: [[../index|index]] | [[../overview|overview]] ## 概要 さくらインターネットの[[Masayuki Kobayashi]]氏(SpeakerDeckアカウント名 markunet)が Interconnect Architecture SIG で 2026年8月17日に公開した資料。AI クラスタが要求する帯域密度を「400 Gb/s/レーン(SerDes)の電気側変調方式が2026年8月現在も未決定である」という一点に絞り込み、IEEE 802.3・OIF・UEC・OCP・SNIA/SFF・各種 MSA(OCI/Open CPX/XPO)の一次公開文書と OFC 2026 の発表を突き合わせて、標準化の到達点と残された5つの論点を整理する。全77ページ。 ## 主要メッセージ 資料は AI インフラの帯域密度制約を次の7つの観点で整理する(p.2-8、テキスト骨子より)。 1. 400 Gb/s/レーンは確定路線だが、変調方式(PAM4/PAM6/PAM8)は未決。 2. ビーチフロント(前面パネル・バックプレーンのI/O帯域密度)がボトルネックの本質。 3. 銅は延命し、CPC(Co-Packaged Copper)が新たな選択肢になる。 4. 電力が主要制約であり、インターコネクト側の消費電力が支配的になる。 5. レイテンシは「縮める対象」ではなく仕様・物理が決める「下限」。 6. 標準化の速度そのものが競争要因になっている。 7. Ethernet が Scale-Up ドメインへも拡大している(ESUN/UALink)。 ## 3層ネットワークでの技術要求の違い(p.9) ![[_attachments/markunet-ai-ethernet-serdes-trends/page-009.png]] Scale-Up(GPU 高集積・短距離・高密度、銅と光、液冷)、Scale-Out(Scale-Up クラスタの集約、建屋内外、光と銅、プラガブルとCPO)、Scale-Across(地理的集約・DCI、コヒーレント光、プラガブル)の3層で必要な技術が異なり、「ひとつの設計がすべてに合うことはない」とまとめる(Source: Brian Welch(Cisco), All_TEF_Panel1_2512.pdf, p.16)。 ## ラック内配線本数が集約帯域の上限を決める(p.24) ![[_attachments/markunet-ai-ethernet-serdes-trends/page-024.png]] ORv3/600mm ラックのケーブルバックプレーンでは、1 OU 分の開口部に通せる信号線は 1,024〜1,152 対(2本1組で1レーン)に制限される。200G SerDes を前提にするとこれは 102.4〜115.2 Tb/s が上限となり、スイッチトレイでは典型的にここが律速する。集約帯域を伸ばす道はレーンあたりデータレートを上げることしかない(Source: Halil Cirit(Meta), Cirit_TEF_Keynote_2512.pdf, p.18)。 ## 変調方式(PAM4/PAM6/PAM8)はチャネル帯域とのトレードオフ(p.15-17) OIF CEI の系譜は 56G(2014-2017)→112G(2017-2021)→224G(2021-)→448G(2026-)とレーンあたり速度を倍々で伸ばしてきた。変調は3世代とも PAM4 だったが、448G は TBD。448 Gbps の Nyquist 周波数は PAM4 で 112 GHz(224 GBd)、PAM6 で 89.6 GHz(179.2 GBd)、PAM8 で 74.67 GHz(149.33 GBd)であり、高次変調ほどチャネル帯域の要求を下げられる代わりに SNR が悪化する(PAM4 比で PAM6 は -4.44 dB、PAM8 は -7.36 dB)(Source: Mike Peng Li(Altera/OIF), OIF_TEF_Panel2_2512.pdf, p.16, p.18)。 ![[_attachments/markunet-ai-ethernet-serdes-trends/page-017.png]] チャネル帯域が90 GHz程度に留まるなら高次変調が必要になるが、IMDD光との不整合や448G LPOが成立しない、より強いFECが必要になるという副作用がある(Source: Mike Peng Li(Altera/OIF), OIF_TEF_Panel2_2512.pdf, p.20)。 2026年6月時点で XPO MSA(Arista 主導)がシミュレーション(Ansys)ベースで「400G-PAM6(85 GHz Nyquist)で性能は良好に見える」という具体的な報告を初めて出したが、実測は2026年9月末見込みで、測定による裏づけはこれからである(p.60、Source: Andreas Bechtolsheim(Arista Networks), OCP APAC Summit 2026)。 ## 電力とリーチのトレードオフ、CPOへの収斂(p.38-41) ![[_attachments/markunet-ai-ethernet-serdes-trends/page-040.png]] DSP搭載範囲を段階的に削る4方式(FRO 14 pJ/bit・25W → TRO 10 pJ/bit・18W → LPO 6.4 pJ/bit・11W → CPO 4 pJ/bit・7W、いずれも1.6Tあたり)の順に電力効率が改善する(Source: Gilad Shainer(NVIDIA), All_TEF_Panel4_2512.pdf, p.17)。到達距離を伸ばせば電力が増える構造の中で、CPO・LPO・LROはDSPの電力を取り除くことで削減余地を生む(<10 W/2000mクラス)。NVIDIAはCPOを主軸に据え、電力効率3.5倍・レジリエンシ10倍・アップタイム5倍を主張するが、これは一社の主張であり業界合意ではない(p.38-39、Source: Gilad Shainer(NVIDIA), 同 p.13, p.21)。 ## PAM4/6/8の評価を分けるのは channel assumption(p.59) CPC(パッケージ直付け)を前提にすると PAM4 が通る(Altera 1.2m、Huawei 400mm、MediaTek 200mm)が、前面パネルに挿す1mのパッシブ銅ケーブルを含めると PAM4 は厳しい(TE Connectivity の実測で BER 1.40×10⁻¹)。この差は「前面パネルに挿す1mの銅ケーブル」と「400mmのCPC」という条件の違いであり矛盾ではない。「448Gの世代でも前面パネルまでの銅チャネルを残すか」が大きな分岐点である(Source: TE Connectivity + Semtech, All_TEF_Panel5_2512.pdf, p.34 / Xiang He(Huawei), All_TEF_Panel3_2512.pdf, p.23)。 ## レイテンシは「縮める対象」ではなく仕様・物理が決める下限(p.44-46) 400 Gb/s・利用率90%・ファイバ150mのリンクで媒体の往復遅延は約1.5µs、Ultra Ethernet の LLR(リンク層再送)には片側71.5 kBのバッファが要る。ここにPHYの固有遅延が上乗せされ、1×400G は inner FEC(12-way インタリーブ)込みで+0.43µs(ファイバ43m相当)。片側バッファの合計は77 kB(+8%)/80 kB(+12%)/92 kB(+28%)で、到達距離が短いほどオーバヘッド比は大きくなる(Source: Adee Ran(Cisco/UEC), Ran_TEF_2512.pdf, p.8, p.12-16)。ラディックス1024のスイッチでは合計92 MBのバッファが必要になり、LLRの到達距離が150mから120mへ20%縮むと2次元トポロジでノード数36%減・3次元で48.8%減という、クラスタの物理サイズに直結する制約になる(Source: Adee Ran(Cisco/UEC), 同 p.14-16 / FECの三すくみは Adam Healey(Broadcom), All_TEF_Panel3_2512.pdf, p.56)。 ## 標準化の現在地(2026年8月、p.68-77) ![[_attachments/markunet-ai-ethernet-serdes-trends/page-069.png]] 2026年の時系列: 1月 UEC が Ultra Ethernet 仕様1.0.2を公開 → 2月 OIF が CEI-448G-VSR/-LR を開始、P802.3dt の PAR 承認、SFF-TA-1043 Rev 0.0.1 ドラフト公開 → 3月12日 CFI 可決(賛成122・反対0・棄権1)→400GPL スタディグループ設立、同10日にOCPがESUN 1.0を公開、OFC 2026直前にOCI/Open CPX/XPOの3MSAが発足 → 4月 UALinkが4仕様を批准、ESUNがIEEE 802.1・802.3にリエゾン → 5月 OIFがEEI高密度(HD)コネクタ・フレームワークの公開を承認 → 6月 400GPLが目的(全12項目)を採択 → 7月 WGが目的承認、LMSCがドラフトPAR・CSD承認→IEEE P802.3dv に、16日にUEC 1.0.3、31日にXPO仕様1.0(会員144社)を公開(Source: IEEE 802.3/OIF/OCP/UEC/UALink/SNIA の公開文書、OCI MSA・Open CPX MSA の発表、XPOはOCP APAC Summit 2026の発表資料)。 P802.3dv の Objective(p.71): 光は1/2/4対のSMFで少なくとも500mまで(400G/800G/1.6T)、銅はtwinax銅ケーブルで少なくとも1mまで、BERはMAC/PLSサービスインタフェースで10⁻¹³以下、バックプレーンは対象から除外。依然として未記載なのは変調方式(PAM4/PAM6/PAM8)とFECである。決まったのは「枠組み」であり「技術選択」ではない(p.72)。 団体の分業(p.74): IEEE 802.3が物理層規格(変調・FEC・PHY/インタフェース)、OIFがパッケージ内〜1m級・バックプレーン(CEI-448G-LR)を実装合意として仕様化、UEC がMACより上の信頼性機構(LLR・CBFC)を定義して物理層への要求を逆算してIEEEに伝える、OCPがシステム/ラック/モジュールの実装形態(ORv3/OAM/ESUN)、SNIA/SFFが共通のCOMパラメータセットを整備、MSA群(2026年3月〜、OCI/Open CPX/XPO)が実装の形を決める、という分担が成立している。 ## 概念・実体への接続 - 概念: [[400Gbpsレーン (SerDes)|400 Gb/s/レーン (SerDes)]] / [[Co-Packaged Copper (CPC)]] / [[ビーチフロント制約]] / [[光トランシーバー電力方式]] / [[Ultra Ethernet]] / [[CMIS]] - 実体: [[Masayuki Kobayashi]] / [[IEEE 802.3]] / [[OIF]] / [[Ethernet Alliance]] / [[UALink Consortium]] / [[SNIA/SFF]] / [[Arista Networks]] / [[OCP Foundation]] / [[NVIDIA]] / [[Broadcom]] / [[Cisco]] ## 限界・不確実点 - pdftoppm 抽出テキストのページ番号は概ねスライド実ページと一致するが、資料内の脚注(出典行)は画像でのみ確実に読み取れるため、本ページの出典行はすべて画像からの直接転記に基づく。 - p.1-14・18-23・25-30・32-37・42-43・47-58・63-68・70の一部は本 ingest でバッチ表示された際に個別のピクセル内容がツール出力へ再表示されなかった(ページ数・サイズ情報のみ確認)。該当ページの主張は、資料付属の抽出テキスト(`markunet-ai-ethernet-serdes-trends.txt`)およびタスク指示に事前提示された骨子と、個別に再読した重要図表ページ(p.1, 9, 15-17, 24, 31, 38-41, 44-46, 59-74, 77)との整合で補っている。数値・固有名で疑義がある場合は原本 PDF の該当ページを再確認すること。 - 論点1〜3(電気側変調・inner FEC・前面パネルのフォームファクタ)の詳細な各社見解(Amphenol・Huawei・Ciena・Lightmatter・Molex 等)はテキスト抽出および個別再読(p.61-64)で確認したが、p.18-23・p.32-37(銅の延命・CPC詳細)の図表細部は同様の理由で視覚的裏取りが手薄である。 - スライド上に「*」等の文脈依存の注釈は今回読んだ範囲では確認されなかった。