# Torsten Hoefler ETH Zürich コンピュータ科学科教授、Microsoft 主席研究員。大規模 HPC システム・ネットワーク・AI 学習向けインターコネクト設計の研究者。ACM フェロー・IEEE フェロー・Academia Europaea 会員。Scalable Parallel Computing Lab(SPCL、ETH Zürich)を主宰し、HammingMesh トポロジ・3 次元並列化・Slim Fly ネットワーク等を発表。 ## 主な研究テーマ - 大規模 HPC ・データセンタネットワークアーキテクチャ(RDMA、RoCE、InfiniBand) - 深層学習向けインターコネクト(HammingMesh、Slim Fly、3D parallelism) - 集合通信・MPI 最適化 - Smart NIC・データプレーン内計算 ## 関連ソース - [[@2023__IEEE Computer__Datacenter Ethernet and RDMA - Issues at Hyperscale]] — RoCE のハイパースケール設計課題を体系化 - [[@2022__SC__HammingMesh - A Network Topology for Large-Scale Deep Learning]] — HammingMesh トポロジを提案(SC 2022 論文)、第一著者・指導教員として主導 - [[@2025__IEEE__Demystifying NCCL - An In-depth Analysis of GPU Communication Protocols and Algorithms]] — NCCL 内部設計の体系的解析(ETH Zürich SPCL・NVIDIA・Broadcom 共著)、ATLAHS シミュレーションの基盤 - [[@2024__SC__Exploring GPU-to-GPU Communication - Insights into Supercomputer Interconnects]] — [[Daniele De Sensi]] ほか多数と共著。Alps・Leonardo・LUMI 3台のスーパーコンピュータで GPU 間インターコネクトを最大4,096 GPU 規模で評価（SC 2024）。共著者(ETH Zürich 代表)。 - [[@2025__arXiv__Ultra Ethernet's Design Principles and Architectural Innovations]] — Ultra Ethernet 1.0 仕様の筆頭著者(ETH Zürich & Microsoft)。Karen Schramm, Keith Underwood ほか 14 名と共著。AMD・Broadcom・HPE・OpenAI・Intel・Cisco・Microsoft が参加した Ultra Ethernet Consortium(UEC)を主導した。 - [[@2026__arXiv__Every Microsecond Matters Achieving Near Speed-of-Light Latency in GPU Collectives]] — [[Siyuan Shen]]・NVIDIA チームと共著(共著者・ETH Zürich 代表)。GB200 の scale-up ネットワーク向け barrier-free 低レイテンシ AllReduce の共著者。「Demystifying NCCL」で確立した NCCL 内部理解の延長線上にある研究。