# NetFPGA オープンソースのコミュニティ主導プラットフォームで、再構成可能ハードウェアボード・リファレンスソフトウェア/ハードウェア設計・設計開発検証基盤一式を提供する。[[@2018__SIGCOMM__Understanding PCIe performance for end host networking]] では最新世代の NetFPGA-SUME(100Gb/sアプリケーション対応、大型Xilinx Virtex-7 FPGAに2つのPCIe Gen 3 ハードブロックを内蔵、QDRII+/DDR3メモリを搭載)上に pcie-bench をVerilog/System Verilogで約1200行実装し、Netronome NFP実装との相互検証に用いている。NetFPGA実装はDMAリクエストをFIFOでバッファせずクロックサイクルごとに直接生成する点がNFP実装と異なり、ベースライン帯域ではモデル帯域に最も近い値を示した。(Source: [[@2018__SIGCOMM__Understanding PCIe performance for end host networking]]) ## 関連 - ソース: [[@2018__SIGCOMM__Understanding PCIe performance for end host networking]] - エンティティ: [[Andrew W. Moore]] / [[Netronome]] - 概念: [[PCIe性能]]