# Intel Xeon E7 Intelのサーバ向けマルチコアプロセッサファミリ(2015〜2017年出荷)。i7と同系統の設計をベースにコア数を4・8・10・12・22・24コアまで拡張し、消費電力の制約からクロックはi7よりやや低い(2.1〜3.2GHz)。L3キャッシュはコアあたり2.5MiBで10〜60MiBまで構成でき、コア数が増えるほどL3が共有される。SMTはコアあたり2スレッド。オンチップは3本のリングでコアとL3キャッシュバンクを接続し、理論上は均一アクセス時間だが、実運用ではメモリチャネルごとにコアの半分を論理的に対応づけてNUMA的に扱う。(Source: [[@2019__MorganKaufmann__Computer Architecture - A Quantitative Approach - Chapter 5 Thread-Level Parallelism]] §5.8) ## コヒーレンスとマルチチップ構成 マルチコアコヒーレンスはMESIF(MESIにForward状態を追加し、クリーンブロックの直接転送を可能にする拡張)、マルチチップコヒーレンスはスヌーピングとディレクトリのハイブリッド方式。QuickPath Interconnect(QPI)リンク3本により直接接続で最大8チップ・192コアまで、追加ロジックを使えば32チップ・576コアまで拡張できる(SGIによる拡張実装で実証)。(Source: §5.8) ## 実測スケーリング SPECintRateでの64コアまでのスケーリングは56・64コア構成で最も劣化が目立ち、これはコアあたりのL3容量が6MiB/コア(40コア構成)から2.5〜2.8MiB/コア(56〜64コア構成)へ縮小することに起因すると分析される。SPECjbb2015・SPECVirt2013(システムソフトウェア主体のワークロード)は192コアまでほぼ線形のスケーリングを示す一方、SPECOMP2012(真の並列コード)は30コアから576コアにかけて効率が半減し、アムダールの法則や同期・通信オーバーヘッドの影響が顕著に現れる。(Source: §5.8) ## 出典 - [[@2019__MorganKaufmann__Computer Architecture - A Quantitative Approach - Chapter 5 Thread-Level Parallelism]] §5.8