# Intel Itanium(IA-64 / EPIC) IntelとHPが共同開発したIA-64アーキテクチャの実装で、1999年に登場した。VLIW(超長命令語)の発展形であるEPIC(explicitly parallel instruction computer)方式を採用し、命令間の並列性をコンパイラが静的かつ明示的に指定する(Source: [[@2019__MorganKaufmann__Computer Architecture - A Quantitative Approach - Chapter 3 Instruction-Level Parallelism and Its Exploitation]] §3.7)。命令パケットは6演算(3命令バンドル×2を並行発行)を含む(Source: §3.7)。 ## 位置づけと失敗の経緯 章冒頭のエピグラフでは、IBM FellowでRISC黎明期の設計者Marty Hopkins(2000年)が「電力が将来のクリティカルな制約にならない」というIA-64の賭けに懐疑的だったと引用されており、実際にItaniumはIntelのマイクロプロセッサ売上の0.5%を一度も超えなかった(Source: §3.1エピグラフ)。 ソフトウェア支援によるILP・投機実現を最も野心的に追求したプロセッサだったが、特に汎用の非科学技術計算コードで期待された成果を上げられなかった。理由として、コンパイラがキャッシュミスのような実行時イベントを予測できないこと、バイナリ互換性の欠如(命令セット定義とパイプライン構造の双方に依存するため異なる実装間でコードの再利用が難しい)が挙げられる(Source: §3.7, §3.10)。 Pentium 4・Itanium 2・Intel i7 920の3者比較(同一世代ではないが)では、Itanium 2はi7 920よりクロック速度が低く(1.66GHz対3.3GHz)、SPECCPUint2006/FP2006の性能も大きく下回った。もっとも消費電力あたりで見ても優位性を示せず、複雑な静的ILP方式が動的スケジューリング+投機に対して有効な代替たりえなかった実例として引用される(Source: §3.13)。 ## 出典 - [[@2019__MorganKaufmann__Computer Architecture - A Quantitative Approach - Chapter 3 Instruction-Level Parallelism and Its Exploitation]] §3.1, §3.7, §3.10, §3.13