# Intel Crest [[Intel]] がDNN訓練の高速化を目的として発表したデータセンターアクセラレータ(コード名 Lake Crest)。Intel CEO Brian Krzanich は2016年、今後3年でDNN訓練を100倍高速化する目標を掲げた。本書執筆時点では詳細が限定的だったが、伝統的なマイクロプロセッサメーカーであるIntelがDSAへ踏み出した象徴的な事例として本章に含まれる(Source: [[@2019__MorganKaufmann__Computer Architecture - A Quantitative Approach - Chapter 7 Domain-Specific Architectures]] §7.6)。 ## アーキテクチャ - 32×32行列単位で動作する命令セット。数値表現は**フレックスポイント(flex point)**と呼ばれるスケール付き固定小数点で、32×32行列の16ビットデータが単一の5ビット指数を共有する。 - 12個の Processing Cluster(大規模SRAM・線形代数演算ユニット・オン/オフチップルーティング用の小規模ロジックを含む)。 - 4基の8 GiB HBM2 DRAMモジュールで合計1 TB/sのメモリ帯域幅を実現。 - 12本のInter-Chip Link(ICL)と2基のInter-Chip Controller(ICC)により複数のCrestチップを協調動作させる設計。ほぼフルレティクルサイズ(TSMC 28 nm、ダイサイズ600〜700 mm²)。 - GPU比10倍の訓練高速化が目標。IntelはXeon x86コアとCrestアクセラレータを統合したハイブリッドチップ Knights Crest も開発中だった。 ## 関連 - ソース: [[@2019__MorganKaufmann__Computer Architecture - A Quantitative Approach - Chapter 7 Domain-Specific Architectures]] - エンティティ: [[Intel]] / [[Google TPU]] / [[Microsoft Catapult]] / [[Pixel Visual Core]] - 概念: [[ドメイン固有アーキテクチャ]] / [[AIアクセラレータ]] ## 出典 - [[@2019__MorganKaufmann__Computer Architecture - A Quantitative Approach - Chapter 7 Domain-Specific Architectures]] §7.6