# Intel Core i7 6700 x86-64命令セットアーキテクチャ(80x86の64ビット拡張)を実装する4コアのアウトオブオーダー実行プロセッサ。各コアは16段パイプラインで最大4命令/クロックを発行し、最大2スレッドの同時マルチスレッディングをサポートする。2017年時点で最速構成はTurbo Boostモードで4.0GHzに達し、4コア合計で640億命令/秒のピーク実行レートを持つ。最大3本のメモリチャネルを持ち、DDR3-1066構成でピークメモリ帯域幅は約25GB/sである。48ビット仮想アドレス・36ビット物理アドレス(最大36GiB)を扱い、二段構成のTLBと三段構成のキャッシュ(L1: 32KiB命令/32KiBデータ・8-way・4クロックパイプライン、L2: 256KiB・4-way・12クロック、L3: コアあたり2MiB・16-way・44クロック)を持つ。全キャッシュがwrite-backかつ非ブロッキングで複数の書き込みミスを許容し、L3はL1・L2をインクルーシブに包含する(Source: [[@2019__MorganKaufmann__Computer Architecture - A Quantitative Approach - Chapter 2 Memory Hierarchy Design]] §2.6)。 SPECint2006ベンチマークでの実測では、L1命令キャッシュミス率は1ベンチマーク(XALANCBMK、2.9%)を除き1%未満と極めて低い一方、L1データキャッシュのミス率はプリフェッチアクセスを含めると最大41%、デマンドアクセスのみでは最大11%に達し、平均でプリフェッチ込みミス率はデマンド専用ミス率の2.8倍になる。L2リクエストの約1.5倍がプリフェッチであり、プリフェッチのミス率は平均58%と高いが、これは需要ミスをより早い段階のプリフェッチミスへ肩代わりさせることでパイプラインストールを減らす狙いによる。L2ミスの75%がプリフェッチ由来であり、L3の平均データミス率は0.5%とL2デマンドミス率の3分の1未満にとどまる(Source: [[@2019__MorganKaufmann__Computer Architecture - A Quantitative Approach - Chapter 2 Memory Hierarchy Design]] §2.6)。 ## 出典 - [[@2019__MorganKaufmann__Computer Architecture - A Quantitative Approach - Chapter 2 Memory Hierarchy Design]] §2.6