# Eyeriss Yu-Hsin Chen・Tushar Krishna・[[Joel Emer]]・[[Vivienne Sze]] が発表した、畳み込みニューラルネットワーク(CNN)推論向けの省エネルギー型リコンフィギャラブルアクセラレータである(ISSCC 2016、IEEE Journal of Solid-State Circuits 2017)。[[@2017__IEEE__Efficient Processing of Deep Neural Networks]] のデータフロー分類([[#データフロー]])における **Row Stationary(RS)** データフローの実装例として、同サーベイの中心的なケーススタディに用いられている。 ## アーキテクチャ オフチップ DRAM から 64bit バスで RLC(run-length coding)符号化されたフィルタ・入力特徴マップ・部分和を読み込み、108KB のグローバルバッファを介して 12×14 の PE アレイへ供給する構成を取る。各 PE はスクラッチパッド・MAC・制御ロジックを持ち、出力特徴マップは ReLU を経て RLC 符号化されオフチップへ書き出される(Source: [[@2017__IEEE__Efficient Processing of Deep Neural Networks]] Fig. 31)。Row Stationary データフローは、1次元畳み込みの行単位の再利用を PE 内で、2次元畳み込みの再利用を PE アレイ全体の空間配列で行うことで、重み・活性化・部分和のすべての種類のデータについて再利用を最大化する。 ## 実測仕様 65nm LP TSMC プロセス(1.0V)で製造され、コア面積は12.25mm²、オンチップメモリは192kB、乗算器数は168。AlexNet 推論(バッチサイズ4、重み・活性化とも16bit)では実行時間115.3ms・電力278mW、VGG-16 推論(バッチサイズ3)では実行時間4309.4ms・電力236mWを実測している(Source: [[@2017__IEEE__Efficient Processing of Deep Neural Networks]] Table V)。