# Exascale Heterogeneous Processor [[AMD]] が DOE の官民研究でまとめた、CPU と GPU 計算チップレット、複数スタックの [[High Bandwidth Memory]]、SoC 部品を 1 つの物理パッケージに統合する [[APU]] の構想である。複数の版があり、v3 はアクティブインターポーザへの 3D 積層を多用し、v4 は有機基板上の 2D チップレットとパッシブシリコンインターポーザによる 2.5D 統合に後退した(v4 の 4:2 の GPU:CPU チップレット比は、[[AMD Instinct MI300A]] の 6:3 に引き継がれた)。 - v3 は積層工程・試験・放熱・冷却の成熟が [[Frontier]] の日程に間に合わなかった。v4 はサーバー用 IOD の流用が HBM 中心の構成に合わなかった。 - [[Frontier]] のノードは、EHP 4 つを共通 IOD でつないだ論理構成の離散パッケージ版にあたる。 - 構想は MI300A で実現された([[@2024__ISCA__Realizing the AMD Exascale Heterogeneous Processor Vision]])。 ## 関連 - 実現先: [[AMD Instinct MI300A]] / [[AMD Instinct MI300X]] - 概念: [[APU]] / [[チップレット]] / [[ハイブリッドボンディング]] - ソース: [[@2024__ISCA__Realizing the AMD Exascale Heterogeneous Processor Vision]]