# David A. Patterson UC Berkeley EECS Computer Science Division の Pardee 名誉教授であり、Google の Distinguished Engineer を兼任する。[[UC Berkeley ROC Project]]（Recovery-Oriented Computing）を主宰した。[[John L. Hennessy]] とともに RISC アーキテクチャの共同発明者であり、両名は2017年 ACM A.M. Turing 賞を受賞した。RAID の共同発明者としても広く知られる。[[@2003__USITS__Why Do Internet Services Fail and What Can Be Done About It]] ではインターネットサービスの障害原因を体系的に分析し、オペレータエラーの支配性と運用ツール改善の必要性を示した。ROC プロジェクトでは、障害からの回復を設計の中心に据えるアプローチを推進した。Brown & Patterson (2001) "To Err is Human" において、人間のエラーを前提とした障害対応の重要性を提唱した。 [[@2009__UCB TR__Above the Clouds - A Berkeley View of Cloud Computing]](2009)の共著者。UC Berkeley RAD Lab の一員として、クラウドコンピューティングの経済モデル化・普及障害トップ10の分析に参加した。ROC Project の障害耐性思想と、この論文が挙げる「Obstacle 7: 大規模分散システムのバグ」は問題意識として連続している。 [[@2019__CACM__A New Golden Age for Computer Architecture]]（2017年 Turing Lecture の CACM 掲載版)では、1980年代前半に UC Berkeley で RISC-I マイクロプロセッサの開発を主導した経緯を振り返りつつ、Moore の法則・Dennard スケーリングの終焉後の新たな性能向上の道筋として、ドメイン固有アーキテクチャ(DSA)・オープン ISA(RISC-V)・アジャイルなハードウェア開発の3つを提唱した。1989年には Hennessy と共著で教科書 "Computer Architecture: A Quantitative Approach" を出版し、測定とベンチマークに基づく定量的アーキテクチャ設計手法を確立した(Source: [[@2019__CACM__A New Golden Age for Computer Architecture]])。 同教科書第6版(2019)第1章 [[@2019__MorganKaufmann__Computer Architecture - A Quantitative Approach - Chapter 1 Fundamentals of Quantitative Design and Analysis]] は、Hennessy との共著で「唯一一貫して信頼できる性能指標は実プログラムの実行時間である」という定量的設計の中心テーゼを提示し、Amdahlの法則・CPU性能方程式・ディペンダビリティのMTTF/MTTRモデルを本書全体で使う分析ツールとして導入する。命令セットをMIPSからRISC-Vへ全面的に切り替えた最初の版であり、Moore の法則とDennardスケーリングの終焉を前提に、ドメイン固有アーキテクチャ(第7章)とウェアハウススケールコンピュータ(第6章)を中心に据える。 同教科書第4章 [[@2019__MorganKaufmann__Computer Architecture - A Quantitative Approach - Chapter 4 Data-Level Parallelism in Vector, SIMD, and GPU Architectures]] は、Hennessyとの共著でベクトルアーキテクチャ・マルチメディアSIMD命令拡張・GPUという3つのデータレベル並列性(DLP)実装形態を統一的な枠組みで論じ、GPU独自の用語(CUDA Thread、Warp等)をベクトルアーキテクチャの用語へ体系的に対応づける(図4.21)。Rooflineモデル(Williams et al. 2009)を用いてNEC SX-9・Intel Core i7・NVIDIA GTX 280/P100などの実測比較を行う点も特徴で、脚注はRV64Vベクトル拡張の記述が第5版付録F「Vector Processors」(著者Krste Asanovic)の内容に基づくと明記する(Source: [[@2019__MorganKaufmann__Computer Architecture - A Quantitative Approach - Chapter 4 Data-Level Parallelism in Vector, SIMD, and GPU Architectures]] §4.2, §4.4)。 [[@2017__ISCA__In-Datacenter Performance Analysis of a Tensor Processing Unit]](ISCA 2017)の共著者。同論文の謝辞は「TPU に取り組んだのは Dave Patterson を除く全著者であり、Patterson は2016年にプロジェクトへ参加した」と明示する(TPU設計・評価自体への直接寄与ではなく、論文執筆時点でのGoogle Distinguished Engineerとしての参加)。→ [[Google TPU]] ## 関連 - ソース: [[@1999__LISA__A Retrospective on Twelve Years of LISA Proceedings]] ## 出典 - [[@2003__USITS__Why Do Internet Services Fail and What Can Be Done About It]] - [[@2009__UCB TR__Above the Clouds - A Berkeley View of Cloud Computing]] - [[@2019__CACM__A New Golden Age for Computer Architecture]] - [[@2019__MorganKaufmann__Computer Architecture - A Quantitative Approach - Chapter 1 Fundamentals of Quantitative Design and Analysis]] - [[@2019__MorganKaufmann__Computer Architecture - A Quantitative Approach - Chapter 4 Data-Level Parallelism in Vector, SIMD, and GPU Architectures]] - [[@2017__ISCA__In-Datacenter Performance Analysis of a Tensor Processing Unit]](共著者。2016年にTPUプロジェクトへ参加) - [[@1999__LISA__A Retrospective on Twelve Years of LISA Proceedings]](共著者(Eric Andersonと)。LISA proceedings 12年分・342論文のメタ分析論文(LISA '99))