# DCP [[@2025__SIGCOMM__Revisiting RDMA Reliability for Lossy Fabrics]](Li ほか、ACM SIGCOMM '25)が提案する、スイッチと RNIC を共設計する RDMA トランスポートアーキテクチャ。PFC(Priority Flow Control)に依存せず、パケットレベル負荷分散(load balancing)と互換で、RTO(再送タイムアウト)に頼らず、ハードウェアオフロードに適するという 4 要件(R1〜R4)を同時に満たすことを目標とする。 ## 構成 - **DCP-Switch**: データプレーン(ペイロード転送)は有損失のまま許容しつつ、制御プレーン(ヘッダ転送)のみをパケットトリミング + WRR スケジューリングで無損失に保つ。輻輳時にペイロードを切り離した header-only(HO)パケットを優先度の高い制御キューへ転送する。 - **DCP-RNIC**: DCP-Switch が保証する無損失な HO パケット配送を利用し、(1) HO パケットの PSN に基づく精密な再送(HO ベース再送)、(2) 拡張 RDMA ヘッダによる順序非依存パケット受信(reordering buffer 不要)、(3) 「exactly once」特性を利用したビットマップフリーなパケット追跡(メッセージ単位カウンタ)を実装する。 ## プロトタイプ DCP-Switch は P4 プログラマブルスイッチ、DCP-RNIC は FPGA(PCIe Gen3 x16、100Gbps Ethernet、300MHz)で実装。RNIC-GBN ベースラインに対し LUT 5.5%(+1.7pt)・レジスタ 3.6%(+0.4pt)・BRAM 20%(+1.1pt程度)というわずかな追加リソースで実装可能なことを実証した。 ## 性能 Testbed 実験・NS3 大規模シミュレーションの双方で、SOTA の無損失(RNIC-GBN/Mellanox CX5)・有損失(RNIC-SR/IRN)ソリューションに対しそれぞれ 1.6 倍・2.1〜72 倍の性能改善を達成。AI ワークロード(AllReduce/AllToAll)では Mellanox CX5 比 JCT を最大 42% 削減した。 ## 関連ソース - [[@2025__SIGCOMM__Revisiting RDMA Reliability for Lossy Fabrics]] — DCP の提案論文。設計・実装・評価の詳細。