# CDC 6600 [[Control Data Corporation]] が 1960 年夏に開発を始め、1964 年に第 1 号機を出荷した計算機である。大規模な科学計算と小規模問題の時分割の両方を狙い、演算を周辺活動から隔離する構成を採った。詳細は [[@1964__AFIPS FJCC__Parallel Operation in the Control Data 6600]] を参照する。 ## 構成の要点 - 中央プロセッサ: 60 ビット語、24 個の中央レジスタ(18 ビットの増分 8、18 ビットのアドレス 8、60 ビットの浮動小数点 8)と、10 個の機能ユニット。命令は 15 ビットと 30 ビットの 3 アドレス形式で、[[スコアボード]]が発行と待ちを制御する。 - 周辺・制御プロセッサ 10 台: 各 4096 語(12 ビット)のメモリを持ち、1 組の演算器と網をレジスタ「バレル」で時分割する。バレル 1 周 1000 ns、小サイクル 100 ns。12 本の入出力チャネルを持つ。 - 中央メモリ: 4096 語 32 バンク。100 ns ごとにアドレスを発行でき、転送率は典型で毎秒約 2 億 5000 万ビット。 - 回路: シリコントランジスタの論理で、1 段の遅延は平均約 5 ns。 ## 関連 - ソース: [[@1964__AFIPS FJCC__Parallel Operation in the Control Data 6600]] - エンティティ: [[Control Data Corporation]] / [[James E. Thornton]] - 概念: [[スコアボード]] / [[スーパーコンピュータ]] / [[アウトオブオーダー実行]]