# Abhishek Vijaya Kumar [[Cornell University]]の研究者。トレースベースのLLM基盤ベンチマーク[[CCL-Bench]]の共著者。[[Eric Ding]]・[[Arjun Devraj]]・[[Rachee Singh]]と共著のallreduce straggler耐性に関する先行研究(2025、arXiv:2505.23523「Efficient allreduce with stragglers」)にも参加。 ## 関連 - 本ソース: [[@2026__arXiv__CCL-Bench 1.0 - A Trace-Based Benchmark for LLM Infrastructure]] - 所属: [[Cornell University]] - 共著者: [[Eric Ding]]・[[Arjun Devraj]]・[[Rachee Singh]]ほか