# A64FX [[Fugaku]] の計算ノードに載る、[[Fujitsu]] が設計した HPC 向けメニーコアプロセッサ。[[協調設計]]で決めたアーキテクチャパラメータをそのまま製品化したものである。 ## 仕様 - **ISA**: Armv8 と SVE(ベクトル長非依存)。512 bit の SIMD 演算器を 2 本持つ - **構成**: 48(+4 アシスタント)コア、12 コア × 4 CMG(コア・メモリ・グループ)。L1D 64 KiB/コア、L2 8 MiB/CMG を共有し、L3 は無い。4 CMG と TNI(Tofu Network Interface)6 個と PCIe は NoC(リングバス)で結合する - **メモリ**: [[High Bandwidth Memory]] の HBM2 を 32 GiB(4 モジュール)、帯域 1024 GB/s。DDR は載せない - **製造**: TSMC 7 nm FinFET、ダイは約 400 mm2 の単一大型ダイ。標準 2.0 GHz、ブースト 2.2 GHz。標準クロックの倍精度理論ピークは 3 TFLOPS - **電力制御**: SIMD 幅・パイプライン数・メモリ帯域をパワーノブとし、エコモード(演算器 1 本を停止)とブーストモード(電圧を上げて周波数を上げる)を持つ。Sandia の Power API で制御する(Source: [[@2022__IEEE Micro__Co-Design and System for the Supercomputer Fugaku]]) ## 特性 - STREAM triad 830 GB/s 超、dgemm 2.7 TFLOPS 超(効率 90%)。SPEC CPU int の単一スレッド性能は Xeon の約 1/4、SPEC OMP は約 65% で、メモリ帯域が効く負荷では高い - 浮動小数点命令のレイテンシが長く O3 資源が小さいため、ソフトウェアパイプライニングとループ分割が効く(Source: [[@2022__IEEE Micro__Co-Design and System for the Supercomputer Fugaku]]) ## 出典 - [[@2022__IEEE Micro__Co-Design and System for the Supercomputer Fugaku]]