# di/dt ## 定義 電気回路またはプロセッサにおいて、時間経過に対する負荷電流の急峻な変化率を表す物理量（単位: A/s）である。電源供給系の寄生インダクタンス $L$ と相互作用することで $V = L rac{di}{dt}$ の過渡的な誘導性電圧降下（inductive noise / di/dt droop）を発生させる根本要因となる([[@2026__HPCA__Exploration of LLM Workload Reliability based on di dt Effects and Voltage Droops]])。 ## 並列計算と急峻電流変動の発生機序 - **超並列プロセッサにおけるスレッド・ワープの一斉スイッチングが極大のdi/dtを発生させる。** - 根拠: [[@2026__HPCA__Exploration of LLM Workload Reliability based on di dt Effects and Voltage Droops]] — GPU内の数千個のコア（SM）が同一命令やテンソル演算（MMA）を同一サイクルで一斉に開始・停止することで、瞬間的な負荷電流の急変が生じる。 - **LLMの多重入れ子ループ構造は、高周波なdi/dt振動の恒常的な発生源となる。** - 根拠: [[@2026__HPCA__Exploration of LLM Workload Reliability based on di dt Effects and Voltage Droops]] — GEMMやAttentionのタイル反復、スレッドブロックスケジューリング、Tensor Coreパイプラインの断続的活性化により、MHz帯（約4MHz〜30MHz）の周期的di/dt振動が持続する。 ## 時間的分散とスタガリング制御 - **ワープ起動の位相を時間的にずらすスタガリング技術は、急峻なdi/dtを平滑化する。** - 根拠: [[@2026__HPCA__Exploration of LLM Workload Reliability based on di dt Effects and Voltage Droops]] — 振動周期 $T$ に対して $T/4$ 〜 $T/2$ 相当の遅延（A100では10サイクル）を連続するワープ間に挿入することで、電力サージの同時発生を回避し、最悪ケースの電圧降下を最大40%低減できる。 ## 未解決の問い - 命令ミックス（パイプライン順序）のコンパイラ最適化のみで、実行スループットを犠牲にせずにdi/dt振動を完全に非同期化できるか？ - マルチGPUクラスタにおけるCollective通信（All-Reduceなど）と計算フェーズの同期境界で発生するノード間di/dtサージをどのように抑制すべきか？ ## 未編纂の観察 - [並列計算と急峻電流変動の発生機序] LLM推論におけるGEMMの高密度MMA命令列は、高周波かつ振幅の大きいdi/dtサージを生み出し、PDN共振（35MHz）と結合した際に最大250mVの電圧降下を引き起こす。(Source: [[@2026__HPCA__Exploration of LLM Workload Reliability based on di dt Effects and Voltage Droops]]) ## 関連 - [[電圧降下]] - [[電源供給ネットワーク]] - [[GPUレジリエンス]] - [[電力スパイク]] ## 出典 - [[@2026__HPCA__Exploration of LLM Workload Reliability based on di dt Effects and Voltage Droops]]