## 定義 **Moore の法則**は Gordon Moore による半導体集積回路のトランジスタ密度に関する予測で、1965年の原予測では毎年2倍、1975年の改訂版では2年ごとに2倍の密度向上を見込んだ。**Dennard スケーリング**は Robert Dennard による、トランジスタ密度が増加するにつれ1トランジスタあたりの消費電力が低下し、結果としてシリコン単位面積(mm²)あたりの消費電力がほぼ一定に保たれるという予測である。両者はともに、集積回路の1世代ごとの性能・電力効率向上を可能にしてきた基盤的な前提だった(Source: [[@2019__CACM__A New Golden Age for Computer Architecture]])。 ## 終焉の経緯 - Moore の法則は2000年頃から鈍化し始め、2018年時点で Moore の1975年版予測と実際の Intel マイクロプロセッサ密度実績との間に約15倍のギャップが生じている(Moore 自身も2003年に将来のギャップの必然性を指摘していた)。 - Dennard スケーリングは2007年頃から顕著に鈍化し始め、2012年までにほぼ消失した。プロセス微細化(nm)が進む一方で、単位面積あたりの相対消費電力は上昇に転じ、2000年頃の1近辺から2020年頃には4を超える水準に達した。 ## 性能向上への影響 Dennard スケーリングの終焉により、命令レベル並列性(ILP)を追求するだけでは電力効率が改善しなくなり、アーキテクトはマルチコアへの移行を余儀なくされた。マルチコアは各コアが電力を消費するため、Dennard スケーリングが機能しなくなった状況ではコア数を増やすほど消費電力も増加し、熱設計電力(TDP)の制約から「dark silicon(暗いシリコン)」— クロック低下やアイドルコアの電源オフでオーバーヒートを防ぐ設計 — の時代を招いた。加えて Amdahl の法則(並列化の恩恵は逐次実行部分の割合に制限される)がマルチコアの効果に上限をかける。これらが重なった結果、汎用プロセッサの性能向上率は次のように段階的に低下してきたと分析される(VAX11-780比の相対性能、年率): | フェーズ | 年率 | 倍化年数 | |---|---|---| | CISC 時代 | 22%/年 | 2.5年で2倍 | | RISC/ILP 時代(1986〜2002年ごろ) | 52%/年 | 1.5年で2倍 | | マルチコア時代(Dennard スケーリング終焉後) | 23%/年 | 3.5年で2倍 | | Amdahl の法則支配期(現在) | 12%/年 | 6年で2倍 | | 予測される「End of the Line」 | 3%/年 | 20年で2倍 | Amdahl の法則の影響は具体的に、逐次実行部分が全体の1%の場合、64プロセッサ構成での高速化が約35倍にとどまる一方、消費電力は64プロセッサ分必要となるため約45%のエネルギーが無駄になると試算されている(Source: [[@2019__CACM__A New Golden Age for Computer Architecture]])。 ## 横断的知見 - 今後の取り込みで、複数ソース間の関係を追記する。 ## 未解決の問い - Dennard スケーリング終焉後の性能向上率(3%/年という「End of the Line」予測)は、2019年以降の実測データでどこまで成立しているか。 - チップレット・3D V-Cache のような先進パッケージング技術は、Dennard スケーリング終焉が課す電力制約をどこまで緩和しているか。→ [[チップレット]] - ドメイン固有アーキテクチャ(DSA)への移行は、Moore の法則・Dennard スケーリングの終焉に対するアーキテクト側の主要な回答として、その後どこまで実証されているか。 ## 関連 - 電力の壁・ILP の壁との関係 → [[メモリウォール]] - Dennard スケーリング終焉後の代替戦略 → [[ドメイン固有アーキテクチャ]] ## 出典 - [[@2019__CACM__A New Golden Age for Computer Architecture]]