# マルチプレーンClosトポロジ ## 定義 マルチプレーン Clos トポロジ（Multi-Plane Clos Topology）は、1 枚の 800G NIC を 8 本の独立した 100G 物理プレーン（平面）に分割することで、スイッチ段数を増やさずに大規模 GPU クラスタへの拡張を実現するネットワークトポロジ設計である。[[OpenAI]] が [[MRC]] および [[SRv6]] と組み合わせて採用し、スイッチ 2 段で 131,000 GPU 超への拡張を実現した。(Source: [[@2026__LinkedIn__Resilient AI Supercomputer Networking - How MRC and SRv6 Keep 100,000+ GPUs Training]]) 主要特性: - **水平スケーリング**: スイッチ段数追加（縦方向）の代わりに NIC を複数プレーンに分割（横方向） - **プレーン独立性**: 各プレーンが物理的に独立するため、1 プレーンの障害が他に波及しない - **2 段スケーリング**: スイッチ 2 段構成で 131,000 GPU 超まで拡張可能（従来型 Fat-Tree より少ない段数） ## 横断的知見 - **VL2(2009)のデータセンター向け 2 段 Clos がコモディティスイッチ Clos の起点**: [[VL2]]([[@2009__SIGCOMM__VL2 - A Scalable and Flexible Data Center Network]])は Intermediate(スパイン)と Aggregation(リーフ)の 2 層折り畳み Clos + [[Valiant Load Balancing]] でスイッチ間 10G / サーバ 1G のリンク速度差を活用した。Broadcom ASIC の標準機能(OSPF・ECMP)のみを使い、スイッチハードウェア変更不要でノーオーバサブスクリプションを実現した最初の実用設計。マルチプレーン Clos は「2 段 + コモディティ」というこの設計哲学を GPU クラスタ規模に外挿する試みと位置づけられる。(Source: [[@2009__SIGCOMM__VL2 - A Scalable and Flexible Data Center Network]], [[@2026__LinkedIn__Resilient AI Supercomputer Networking - How MRC and SRv6 Keep 100,000+ GPUs Training]]) - 従来の Fat-Tree / Clos トポロジは帯域幅を確保するためにスイッチ段数を増やす縦方向スケーリングに依存していた。マルチプレーン設計は NIC 側で分割することで、スイッチ側の複雑性と遅延増大を抑制する逆転の発想である。(Source: [[@2026__LinkedIn__Resilient AI Supercomputer Networking - How MRC and SRv6 Keep 100,000+ GPUs Training]]) - **Fat-Tree はマルチプレーン Clos の直接の先祖**: [[Mohammad Al-Fares]] らが SIGCOMM 2008 で提案した k-ary Fat-Tree（[[@2008__SIGCOMM__A Scalable Commodity Data Center Network Architecture]]）は Clos ネットワークの特殊形であり、均質な商用スイッチで全二分帯域幅を実現した最初の大規模実用アーキテクチャである。マルチプレーン設計は Fat-Tree のさらなる発展形として、NIC を複数プレーンに分割することでスイッチ段数をさらに削減する。Fat-Tree の「均質スイッチ構成」という設計哲学は両者で共通している。(Source: [[@2008__SIGCOMM__A Scalable Commodity Data Center Network Architecture]], [[@2026__LinkedIn__Resilient AI Supercomputer Networking - How MRC and SRv6 Keep 100,000+ GPUs Training]]) - [[SAKURAONE]] の 2 段 Spine-Leaf トポロジ（[[@2026__MLSys2026__SAKURAONE - An Open Ethernet-Based AI HPC System]]）とは規模の前提が異なるが、「スイッチ段数を最小化する」という指向は共通する。[[MRC]] のパスプレーン間スプレーとの組み合わせ効果は比較すると興味深い。(Source: [[@2026__LinkedIn__Resilient AI Supercomputer Networking - How MRC and SRv6 Keep 100,000+ GPUs Training]], [[@2026__MLSys2026__SAKURAONE - An Open Ethernet-Based AI HPC System]]) - **マルチプレーンは論理分割、シャフル配線は物理層の拡張**: JANOG58 の発表は、マルチプレーンファブリックが NVIDIA B300 世代 ConnectX-8 から登場した論理分割技術であるとした上で、これと[[光ファイバーシャフル配線]]という物理光ファイバーの再結線技術を組み合わせることで GPU クラスタ規模をシャフル配線無しの 8192 GPU(64 Spines・128 Leaves)からシャフル配線有りの 32768 GPU(256 Spines・512 Leaves)へ拡張できると説明する。これは LinkedIn 記事のマルチプレーン設計論(NIC のプレーン分割)に、物理配線レベルでの拡張手段という新しいレイヤーを補完する知見である。(Source: [[@2026__JANOG58__AIインフラ時代のデータセンター内光配線の実践知]]) ## 未解決の問い - 800G NIC を 8×100G プレーンに分割する実装はハードウェア（NIC 設計）レベルか、ソフトウェア（ドライバ）レベルか。 - プレーン数（8 分割）はどのような根拠で決定されるか。スイッチラインレート・ポート密度・レイテンシの最適解として求められるか。 - [[SRv6]] でのプレーン選択と [[MRC]] のパスプレーン間スプレーはどう連携するか。障害プレーンをどの粒度で検知・回避するか。 - [[NCCLX]]（[[@2025__arXiv__Collective Communication for 100k+ GPUs]]）の DQPLB（動的キューペア負荷分散）は、マルチプレーントポロジと組み合わせることでどのような相乗効果があるか。 ## 関連 - 概念: [[MRC]] / [[SRv6]] / [[RDMA]] / [[LLM分散学習]] / [[Valiant Load Balancing]] / [[光ファイバーシャフル配線]] - ソース: [[@2026__LinkedIn__Resilient AI Supercomputer Networking - How MRC and SRv6 Keep 100,000+ GPUs Training]] / [[@2009__SIGCOMM__VL2 - A Scalable and Flexible Data Center Network]] / [[@2026__JANOG58__AIインフラ時代のデータセンター内光配線の実践知]] ## 出典 - [[@2026__LinkedIn__Resilient AI Supercomputer Networking - How MRC and SRv6 Keep 100,000+ GPUs Training]] - [[@2009__SIGCOMM__VL2 - A Scalable and Flexible Data Center Network]] - [[@2026__JANOG58__AIインフラ時代のデータセンター内光配線の実践知]]